A foreground calibrated low-power SAR ADC with sub-nA resolution

This thesis presents an ultra-low-power 10-bit synchronous current-mode successive approximation (SAR) ADC for monitoring the current from a photodiode in dark condition i.e very low current. The SAR ADC design presented in this thesis exploits the current-mode operation and MOS transistors operating in weak-inversion for high power efficiency. The 10-bit ADC operates at 200 Hz sampling frequency and consumes 3.2 µA from 1.5 V supply. The INL and DNL obtained from simulation are between [-4, 0] LSB and [-1, 0.75] LSB respectively. Linear operation through mismatch and process variations is obtained using a current foreground calibration circuit connected to the current mode DAC that ensures -0.7<INL<0.7 and -0.3<DNL<1. All the analog components are designed at circuit level with 0.18 µm CMOS technology and digital components are implemented using Verilog-A in Cadence.

Questa tesi presenta un convertitore SAR ADC sincrono a 10 bit per monitorare la corrente che esce da un fotodiodo in condizioni di buio (con poca corrente). In questa tesi il convertitore SAR ADC presentato è in corrente e i transistors utilizzati lavorano nella regione di sottosoglia per ottimizzare il consumo di potenza. Il convertitore SAR ADC lavora a una frequenza di campionamento di 200 Hz e consuma 3.2 µW con 1.5 V di alimentazione. I valori di INL e DNL ottenuti dalle simulazioni sono tra [-4, 0] LSB e [-1, 0.75] LSB rispettivamente. Una calibrazione di tipo foreground è necessaria nel DAC per garantire la linearità da variazioni di processo e mismatch che garantisce un INL compreso tra -0.7 e 0.7 e un DNL tra -0.3 e 1. Tutti i componenti analogici sono stati fatti a livello circuitale utilizzando una tecnologia CMOS a 0.18 µm e i componenti digitali sono stati fatti utilizzando Verilog-A con Cadence.