Feasibility Study of an ADC for Digital Class-D Amplifier

In this thesis, carried-out in collaboration with STM, a preliminary study of the complete scheme of a Digital Class-D Amplifier is presented.\\The new structure exploits the use of a Digital PWM, a third order loop-filter (that could become a fifth order) and the feasibility of an ADC in the direct path. In order to achieve a DR of 120dB and the resolution of 20bit in the audio band, a Sigma-Delta structure is used. The structure is characterized by a third order integrator, in order to mitigate any disturbances and by a converter that could be a 4-bit FLASH or a 4-bit SAR in such a way we achieve low latency.

Studio di fattibilità di un ADC per amplificatore digitale di classe D. In questa tesi, svoltasi in collaborazione con STM, si svilupperà un'analisi preliminare dello schema completo di un Digital Class-D Amplifier.\\ La nuova struttura sfrutta l'utilizzo di un PWM digitale, di un loop-filter del terzo ordine (che potrà diventare del quinto ordine) e la possibilità di introdurre un ADC nel percorso diretto. Per poter raggiungere un dinamyc range di 120dB e una risoluzione di 20 bits nella banda uadio, viene utilizzata una struttura di tipo Sigma-Delta. La seguente è caratterizzata da un integratore del terzo ordine, in modo tale da mitigare ogni diturbo e un convertitore che potrà essere un Flash a 4 bits o un SAR a 4 bits in modo tale da avere una latenza molto bassa.