VHDL prototypes for sensor array testing system

In this thesis a hardware description of digital electronic circuits suitable for testing of sensors matrix systems is proposed. As hardware description language, VHDL is used. The hardware description is then verified by ModelSim simulator, and the solution is implemented and tested in ALTERA DE2 board equipped with some useful peripherals and a Cyclone II FPGA (Field Programmable Gate Array). This work provides a novel and optimized description of all the hardware, without the use of soft (and/or hard) IP (Intellectual Property) modules or processors. This choice is dictated by the need to optimize the speed of writing and reading the signals of the SPAD (Single Photon Avalanche Diode) matrix and the circuits necessary for its testing. The usefulness of this development and study in VHDL is in close contact with similar work done with a microprocessor. The latter has times for the generated signals that have a minimum period limited by the technology used and the architecture of microprocessor.

Prototipi VHDL per sistema di collaudo per matrici di sensori. In questa tesi viene proposta una descrizione hardware in VHDL dei circuiti elettronici digitali per il test di rivelatori di particelle a matrice. La descrizione hardware viene poi verificata dal simulatore ModelSim, e la soluzione viene implementata e analizzata sulla scheda ALTERA DE2 la quale è dotata di alcune periferiche e di una FPGA (Field Programmable Gate Array) Cyclone II. Questo lavoro fornisce una descrizione originale ed ottimizzata di tutto l'hardware, senza l'uso di moduli IP (Intellectual Property) soft (e/o hard) o di processori. Questa scelta è dettata dalla necessità di ottimizzare la velocità di scrittura e lettura dei segnali della matrice di SPAD (Single Photon Avalanche Diode) e dei circuiti necessari per il suo collaudo. L'utilità di questo studio in VHDL è in stretto contatto con un lavoro simile svolto con un microprocessore. Quest'ultimo ha tempi per i segnali generati con un periodo minimo limitato dalla tecnologia utilizzata e dall'architettura del microprocessore.