Characterization and Design Improvements of Non-Volatile Memory in BCD Technology

This thesis discuss about a possible use of Single Poly Floating Gate (SPFG) memories. The first part of the work is related to the characterisation of an 8Kbit memory in BCD (Bipolar-CMOS-DMOS) technology. Various tests were carried out, such as reliability, power consumption and data retention. At the end of this test phase, a report was drawn up with all the results obtained. The focus is then moved on the design of a Regulator for a new Test Chip in BCD technology, which was done with the use of Virtuoso Cadence software.

Questa tesi tratta di un possibile utilizzo delle memorie Single Poly Floating Gate (SPFG). La prima parte del lavoro riguarda la caratterizzazione di una memoria a 8Kbit in tecnologia BCD (Bipolar-CMOS-DMOS). Sono stati eseguiti vari test, come l'affidabilità, il consumo e la ritenzione dei dati. Al termine di questa fase di test è stato redatto un documento con tutti i risultati ottenuti. L'attenzione si è quindi spostata sulla progettazione di un regolatore per un nuovo Test Chip in tecnologia BCD, ciò è stato svolto con l'utilizzo del software Virtuoso Cadence.