Studio e progettazione dello stadio di equalizzazione lineare nel ricevitore di un SerDes per applicazioni networking fino a 112Gbps

The activity consists in the design of a receiver linear equalizer for networking application achieving a maximum speed transmission of 112Gbps. The purpose of this device is to recover the losses of a typical very short range channel that are maximum 20db at Nyquist frequency deliver by the standard. The equalizer is composed by: two VGA(Variable Gain Amplifier), two high frequency stages and other two for low and mid frequency. The technology used is the 7nm finFET and for this work amplitude modulated 4 levels signals are considered, PAM-4 type.

L'attività consiste nella progettazione di un equalizzatore lineare di un ricevitore per applicazioni networking funzionante fino ad una velocità massima di trasmissione di 112Gbps. L'obiettivo di questo dispositivo è quello di recuperare le perdite dovute ad un canale di trasmissione tipico a corto raggio che raggiungono un massimo 20db alla frequenza di Nyquist secondo lo standard. L'equalizzatore è composto da due VGA(Variable Gain Amplifier), due stadi di recupero per le alte frequenze e altri due stadi ulteriori per basse e medie frequenze. La tecnologia utilizzata è la finFET 7nm e per questo lavoro sono stati considerati segnali con mudulazione di ampiezza a 4 livelli, di tipo PAM-4