Design of a Parallel Interface Generator for SoC Digital Communication Protocols

Progettazione di un Generatore di Interfacce Parallele per Protocolli di Comunicazione Digitale per SoC. Conseguentemente al continuo miglioramento della tecnologia produttiva elettronica nella riduzione delle dimensioni dei transistori, nuove applicazioni computazionalmente esigenti continuano ad emergere supportate dalla possibilità di integrare interi sistemi digitali comprendenti processori, memorie, unità DSP ed altre periferiche nello stesso chip. In un tirocinio in ST Microelectronics, il candidato ha costruito uno strumento in grado di automatizzare una parte del processo di sviluppo di questi sistemi, nello specifico generando interfacce per standard relativi a bus di sistema popolari come AHB e APB dello standard ARM AMBA attualmente supportati, togliendo dalle spalle dei progettisti il peso di rendere i loro progetti conformi ai protocolli e riducendo il time to market. Per questo scopo è stato creato un parser ed un linguaggio di manipolazione di file testuali per analizzare dei file sorgente trasformandoli in RTL, script ed altri documenti utili nel processo di progettazione digitale. Questa tesi presenta i protocolli di comunicazione AMBA supportati, l'architettura delle interfacce progettate e il funzionamento del software compresa una descrizione del linguaggio menzionato che può essere usato in futuro per aggiungere supporto a nuovi protocolli.