Design di un amplificatore di potenza digitale in tecnologia 22nm CMOS per applicazioni UWB

In recent years, a renewed interest in the Ultra-Wideband (UWB) technology has been emerging. This standard plays a key role in modern secure short-range communications and RADAR systems. Consequently, there is a growing demand for Digital Power Amplifier (DPA) capable of meeting the continuous need for increased efficiency and linearity across a broad frequency range. In this work, two different topologies, Class D and Inverse Class D, are compared along with two different matching network approaches. The best-performing topology is selected for the implementation of a DPA tailored to UWB applications. The DPA is then sliced to implement a 9-bit RF-DAC, enabling amplitude modulation of the signal. The digital architecture allows for better integration in digitally intensive transceivers, while also offering advantages in terms of reconfigurability. The key advantages are greater efficiency and benefits arising from Complementary MOS (CMOS) technology scaling. The designed DPA is able to deliver an output power of more than 13.5 dBm to a matched load of 50Ω across a 5 to 10 GHz bandwidth, operating with a supply voltage of 0.9V. It features a Drain Efficiency (DE) of 56.7% and a System Efficiency (SE) of 34.1% at center fequency.

Negli ultimi anni è sorto un rinnovato interesse verso le tecnologie UWB. Questo standard ricopre un ruolo fondamentale nella comunicazione a corto raggio e nei sistemi RADAR. Di conseguenza, vi è una crescente domanda di DPA in grado di soddisfare l’esigenza costante di maggiore efficienza e linearità su un ampio intervallo di frequenze. In questo lavoro vengono confrontate due diverse topologie, la ”Class D” e la controparte ”Inverse Class D”, insieme a due differenti approcci di matching network. La configurazione con le prestazioni migliori, viene selezionata per l’implementazione di un DPA destinato ad applicazioni UWB. il DPA viene dunque suddiviso in unità in modo da implementare un RF-DAC a 9 bit, consentendo la modulazione di ampiezza del segnale. L’architettura digitale consente una migliore integrazione nei ricetrasmettitori a forte componente digitale, offrendo al contempo maggiore ri-configurabilità. I principali vantaggi sono una maggiore eff icienza e benefici derivanti dallo scalare la tecnologia CMOS. Il DPA è in grado di fornire una potenza in uscita superiore a 13dBm ad un carico adattato di 50Ω, su di un intervallo di frequenza compreso tra 5 e 10GHz, operando ad una tensione di alimentazione di 0,9V. Presenta efficienza di drain pari a 56.7% ed un’efficienza di sistema pari al 34.1%.