Studio e confronto di tecniche di distribuzione di segnali di clock ad alta velocità

This thesis compares two clock distribution techniques for high-speed clock signals spanning a frequency band from 25 GHz to 30 GHz. A conventional non-resonant CMOS implementation is first analyzed as a reference solution in terms of power consumption, signal attenuation, bandwidth, jitter, and jitter amplification. An inductive element is then added to make the clock distribution network resonant, and the resulting structure is re-evaluated under the same operating conditions to assess the impact of resonance on its overall performance. Circuit simulations, carried out in a 3-nm FinFET technology, show that, within the target operating band, the resonant approach reduces power consumption, jitter, and jitter amplification, at the cost of changing the clock distribution network from a broadband solution to a narrowband one.

Questa tesi confronta due tecniche di distribuzione del clock per segnali di clock ad alta velocità, operanti in una banda di frequenza compresa tra 25 GHz e 30 GHz. In primo luogo, viene analizzata una soluzione CMOS convenzionale non risonante, utilizzata come riferimento, in termini di consumo di potenza, attenuazione del segnale, banda passante, jitter e amplificazione del jitter. Successivamente, viene aggiunto un elemento induttivo al fine di rendere risonante la rete di distribuzione del clock; la struttura risultante viene quindi valutata nelle medesime condizioni operative, così da analizzare l’impatto della risonanza sulle prestazioni complessive. Le simulazioni circuitali, effettuate in tecnologia FinFET a 3 nm, mostrano che, all’interno della banda operativa considerata, l’approccio risonante consente di ridurre il consumo di potenza, il jitter e l’amplificazione del jitter, a fronte della trasformazione della rete di distribuzione del clock da una soluzione a banda larga a una soluzione a banda stretta.